본문 바로가기

Verilog

[정리] Verilog 배열관련 참고 : http://blog.naver.com/beahey/90192889480배열 선언은reg [7:0] a[3];이렇게 한다. 앞쪽의 "[7:0]"는 배열을 표현보다는 버스의 비트를 나타내고,배열을 뒤쪽의 "[3]" 으로 보고 이해하는 것이 쉽다.즉 위의 예는 8비트짜리 배열 3개을 가지고 있다는 의미또한 중요한 것은 포트로 뽑아낼 수가 없다는 엄청 불편한 진실..즉 module의 input/output으로 쓰기 곤란하다는..구체적인 .. 더보기
[verilog] `timescale 1ns/10ps 의미 이것도 검색으로 펌질, 여타 설명이 필요없는 간결한 자료`timescale 1ns/10ps앞에 숫자는 해당 파일내에서 쓰이는 숫자들의 단위를 나타냄..즉 #2 이렇게 쓰여있다면 2ns를 나타냄뒤의 숫자는 시뮬레이터에서 많이 쓰일 것 같은데 코딩에서는 별 효과가..무튼 소수점을 허용하려면 어디까지 해야할까를 나타내야 하는데 그 때 쓰이는 최소 단위설명은 아래 참고.[출처] [verilog] timescale에 대하여|작성자 j0hnc.. 더보기
AMBA bus 에서 Byte access를 위한 코드조각 AMBA bus를 사용하는 경우, 바이트별 접근을 위해 판단하는 시그널 생성 코드 (참고용, 책임 못짐 ^^)// Generate byte access from AHB busassign byte0_access = (HSIZE[1] | ((HADDR[1]==1'b0) & HSIZE[0]) | (HADDR[1:0]==2'b00));assign byte1_access = (HSIZE[1.. 더보기
Xilinx NGC netlist file 읽기 .ngc 파일에서 vhdl, verilog top 파일 만들기ISE를 쓰는 경우, ngc파일을 가지고 있어 사용하는 경우 top파일이 필요하기도 하다.간단하게 ngc에서 top 파일 만드는 방법http://www.fpgadeveloper.com/2011/08/how-to-read-an-ngc-netlist-file.htmlTo convert the netlist into VHDL type “netgen -ofmt vhdl filen.. 더보기
VHDL literal - 표현, 선언 예 reference : http://www.ics.uci.edu/~jmoorkan/vhdlref/literals.html상수 constant FREEZE : integer := 32; constant TEMP : real := 32.0; constant FLAG :bit_vector(0 to 7) := "11111111"; constant MSG : string := "Hello"; 숫자 표현 BIT_8_BUS <= B"1111.. 더보기
The IEEE Verilog 1364-2001 Standard. What's News, and Why You Need It 오래된 이야기지만,저장해 두자. 내용은 간단하고 읽기 쉽다.차이점을 몰라도 코딩에는 문제 없지만. 이런 것이 있다는 정도 =)from : http://web.mit.edu/6.111/www/f2012/The IEEE Verilog 1364-2001 Standard. What's News, and Why You Need It(로컬카피) 더보기

티스토리 툴바